

(19) 世界知的所有権機関 国際事務局



(43) 国際公開日 2004年4月29日(29.04.2004)

PCT

(10) 国際公開番号 WO 2004/036655 A1

(51) 国際特許分類7:

H01L 29/78

(21) 国際出願番号:

PCT/JP2003/012727

(22) 国際出願日:

2003年10月3日(03.10.2003)

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

(30) 優先権データ: 特願 2002-304596

2002年10月18日(18.10.2002)

(71) 出願人 (米国を除く全ての指定国について): 独立 行政法人産業技術総合研究所 (NATIONAL INSTI-TUTE OF ADVANCED INDUSTRIAL SCIENCE AND


TECHNOLOGY) [JP/JP]; 〒100-8921 東京都 千代田区 霞が関一丁目3番1号 Tokyo (JP). 三洋電機株式会社 (SANYO ELECTRIC CO., LTD.) [JP/JP]; 7 570-8677 大阪府守口市京阪本通2丁目5番5号Osaka (JP).

(72) 発明者;および

発明者/出願人 (米国についてのみ): 原田 信介 (HARADA,Shinsuke) [JP/JP]; 〒305-8568 茨城県 つく ぱ市 梅園 1-1-1 中央第 2 独立行政法人産業技術 総合研究所内 Ibaraki (JP). 八尾勉 (YATSUO,Tsutomu) [JP/JP]; 〒305-8568 茨城県 つぐば市 梅園 1-1-1 中央第2 独立行政法人産業技術総合研究所内 Ibaraki (JP). 福田 憲司/(FUKUDA, Kenji) [JP/JP]; 〒 305-8568 茨城県 つくば市 梅園 1-1-1 中央第2 独立行政法人産業技術総合研究所内 Ibaraki (JP). 岡本 光头 (OKAMOTO, Mitsuo) [JP/JP]; 〒305-8568 茨城県 つくば市 梅園 1-1-1 中央第2 独立行政


[続葉有]

- (54) Title: SILICON CARBIDE SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD
- (54) 発明の名称: 炭化ケイ素半導体装置及びその製造方法



り幅が広い第2の領域と前記第1伝導型の高濃度ソース領域(5)と第2伝導型の低濃度ゲート領域(11)からなる第3の堆積 膜(32)とが形成されている。そして、第1伝導型の低濃度ペース領域(4)は、前記第1の堆積膜(2)に接し、前記第1の領 域および第2の領域に形成されている。その結果、低いオン抵抗、且つ高耐圧の炭化ケイ素縦型MOSFETを実現する





- (74) 代理人: 福田 賢三、外(FUKUDA,Kenzo et al.); 〒 105-0003 東京都港区 西新橋一丁目 6番 1 3号 柏屋 ビル Tokyo (JP).
- (81) 指定国 (国内): AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK,

- SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
- (84) 指定国 (広域): ARIPO 特許 (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア特許 (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), ヨーロッパ特許 (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PT, RO, SE, SI, SK, TR), OAPI 特許 (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).

添付公開書類:

一 国際調査報告書

2文字コード及び他の略語については、定期発行される 各PCTガゼットの巻頭に掲載されている「コードと略語 のガイダンスノート」を参照。 - 1 -

明細書

炭化ケイ素半導体装置及びその製造方法

技術分野

本発明は、炭化ケイ素基板上に作製した縦型MOSFETの構造および、その製造方法に関するものである。

5

10

15

20

25

背景技術

炭化ケイ素(SiC)は、シリコン(Si)と比較して、1. バンドギャップが広い、2. 絶縁破壊強度が大きい、3. 電子の飽和ドリフト速度が大きいなどの優れた物性を有する。したがって、炭化ケイ素(SiC)を基板材料として用いることにより、シリコン(Si)の限界を超えた高耐圧で低抵抗の電力用半導体素子が作製できる。

また、炭化ケイ素(SiC)には、シリコン(Si)と同様に、熱酸化によって絶縁層を形成できるという特徴がある。これらの理由から、炭化ケイ素(SiC)を基板材料とした高耐圧で低いオン抵抗の縦型MOSFETが実現できると考えられ、数多くの研究開発が行われている。

第12図は代表的なプレーナ型縦型MOSFETの単位セルを説明するための模式断面図である。第12図において、高濃度 n ⁺型基板 1上に低濃度 n 型ドリフト層 2が堆積されている。低濃度 n 型ドリフト層 2内には表面から、選択的に p 型ウェル層 3が形成されている。また、前記 p 型ウェル層 3に挟まれた領域には、低濃度 n 型ベース領域 4 が存在する。

また、前記 p 型ウェル層 3 内には、選択的に高濃度 n ⁺型ソース領域 5 が形成されている。前記低濃度 n 型ペース領域 4 と、前記高濃度 n ⁺型ソース領域 5 に挟まれた部分との表面には、ゲート絶縁膜 6 を介してゲート電極 7 が設けられている。前記ゲート電極 7 上には、層間絶

15

25

縁膜8を介して前記高濃度 n ⁺型ソース領域5と前記 p 型ウェル層3の 一部との表面に低抵抗接続されたソース電極9が形成されている。

高濃度 n +型基板 1 の裏面には、ドレイン電極 1 O が形成されている。この構造のプレーナ型縦型MOSFETでは、ゲート電極 7 に、しきい値電圧以上のゲート電圧が印加されると、p型ウェル層 3 の表面に電子が誘起され、チャネル領域 1 1 の表面層に n 型反転層が形成される。これによって、高濃度 n +型ソース領域 5 と低濃度 n 型ドリフト層 2 が導通状態になり、ドレイン電極 1 O からソース電極 9 へ電流を流すことができる。

ゲート電圧がしきい値電圧以下の場合、高濃度 n ⁺型ソース領域 5 と低濃度 n 型ドリフト層 2 は絶縁状態となる。この状態でドレイン電極 1 0 へ電圧が印加されると、p 型ウェル層 3 と低濃度 n 型ベース領域 4 との接合部分から延びた空乏層によって低濃度 n 型ベース領域 4 がピンチオフされる。さらに、ドレイン電極 1 0 への電圧を増加すると、空乏層が低濃度 n 型ドリフト層 2 内を延びる。この最大印加電圧は、低濃度 n 型ドリフト層 2 の厚さによって制限され、素子の耐圧が決定される。

基板材料にシリコン(Si)を用いた場合は、プレーナ型縦型MOSFETは、二重拡散法によって作製される。第13図(a)乃至(20・f)及び第14図(a)、(b)は前記二重拡散法によるシリコン(Si)を使用したプレーナ型縦型MOSFETの作製方法を説明するための図である。まず、高濃度n⁺型基板1表面上には、低濃度n型ドリフト層2が堆積される。次に、前記低濃度n型ドリフト層2の表面には、酸化法によりゲート絶縁膜6が形成される。

前記ゲート絶縁膜6の上には、多結晶シリコンフaが堆積されて、 第13図(a)に示すようになる。そして、前記多結晶シリコンフa は、フォトリソグラフィによりパターン加工されてゲート電極7が第 13図(b)に示すように形成される。次に、第13図(c)に示す ように、ゲート電極7をマスクとした選択的なp型不純物イオン注入 3 a が行われる。

10

15

20

25

その後、熱拡散によって、第13図(d)に示すように、p型ウェル層3が形成される。この時、ボロンなどのp型不純物は、拡散係数が大きいのでマスクの下まで侵入する。さらに、第13図(e)に示すように、同じマスクを用いてリンなどのn型不純物イオン注入5aが行われる。その後、第13図(f)に示すように、熱拡散で高濃度n⁺型ソース領域5が形成される。

この時、第14図(a)に示すように、リンなどの n 型不純物は、ポロンなどの p 型不純物に比べ拡散係数が小さく、横方向の拡散長の差によってチャネル領域11が形成される。次いで、C V D 法により表面上に層間絶縁膜8が堆積され、その層間絶縁膜8に窓が開けられる。第14図(b)に示すように、高濃度 n ⁺型ソース領域5ならびにp型ウェル層3のそれぞれの表面には、ソース電極9が低抵抗接触で形成される。

この二重拡散法によるシリコンを使用したプレーナ型縦型MOSFETにおいて、チャネル領域11の表面層に誘起されるチャネル内の伝導電子は、イオン注入などによって生ずる結晶欠陥などによる散乱を受けないため、数100cm²/Vsという高いチャネル移動度を持ち、これによって低いオン抵抗が実現されている。

これに対して、炭化ケイ素基板(高濃度 n + 型基板) 1 を用いた場合、第12図に示す構造のプレーナ型縦型MOSFETは、第13図および第14図に示すように、二重拡散法を用いて作製できない。その理由は、不純物元素の拡散係数が炭化ケイ素基板(低濃度 n 型ドリフト層) 2 内で、極めて小さいため、p 型不純物および n 型不純物の横方向拡散長の差によって、チャネル領域 1 1 を形成することが出来ないからである。

炭化ケイ素プレーナ型縦型MOSFETは、普通、以下に述べる二重イオン注入法によって作製されている。第15図(a)乃至(f)および第16図(a)、(b)は従来における二重イオン注入法を用

15

20

25

いた典型的な炭化ケイ素プレーナ型縦型MOSFETの作製方法を示す。まず、第15図(a)において、炭化ケイ素基板(高濃度 n⁺型基板)1上には、低濃度 n型ドリフト層 2 が堆積される。第15図(b)に示すように、前記低濃度 n型ドリフト層 2 の表面には、マスク12が設けられる。

前記低濃度 n 型ドリフト層 2 には、その表面に設けられた前記マスク12を介して、選択的にp型不純物イオン3 a が注入される。このとき、注入の加速電圧は、高くなると、深い低濃度 n 型ドリフト層 2 までp型不純物イオン3 a が注入される。次に、第15図(c)に示すように、前記低濃度 n 型ドリフト層 2 には、サイズの異なるマスク13が設けられる。n 型不純物イオン5 a は、前記マスク13を介して選択的に注入される。

このときの加速電圧は、n型不純物イオン5 a の飛程距離がp型不純物イオン3 a の飛程距離よりも小さくなるように設定される。そして、第15図(d)に示すように、前記マスク13を除去した後に、熱処理により、注入イオン領域は、活性化され、高濃度 n +型ソース領域5 と p型ウェル層 3 が形成される。ここで、熱処理による注入イオンの拡散は、非常に小さいため、注入されたイオンのプロファイルがほぼそのまま各層を形作ることになる。

その後、第15図(e)に示すように、熱酸化によって、前記表面にゲート絶縁膜6が形成される。また、前記ゲート絶縁膜6の上には、多結晶シリコンまたは金属7aが堆積される。前記多結晶シリコンまたは金属7aは、第15図(f)に示すように、フォトリソグラフィにより、パターン加工が施され、ゲート電極7が形成される。

次いで、第16図(a)に示すように、前記ゲート電極7の表面上には、CVD法により、層間絶縁膜8が堆積される。第16図(b)に示すように、前記層間絶縁膜8には、窓が開けられ、高濃度 n ⁺型ソース領域5ならびに低濃度 p型ウェル層3の表面に低抵抗接続されるソース電極9が形成される。

15

20

25

この方法では、チャネル領域11がイオン注入によって形成されているために、イオン注入によって誘起された多数の結晶欠陥が含まれる。また、イオン注入されたp型不純物元素は、1600℃以上という高温の熱処理を施しても、十分に電気的活性化されない。したがって、十分な不純物濃度を得るためには、その分注入量を高くする必要があり、欠陥の発生量を増大させることになる。

その結果、チャネル領域11の表面層に誘起されるチャネル内の伝導電子は、欠陥などによって散乱され、移動度が低下する。したがって、二重イオン注入法で作製された炭化ケイ素プレーナ型縦型MOSFETは、チャネル移動度が1cm²/Vs以下と極めて小さく、オン抵抗が理論値よりも遥かに高いという問題を抱えている。

炭化ケイ素プレーナ型縦型MOSFETのオン抵抗を下げる方法としては、チャネル領域11をイオン注入ではなく堆積膜によって形成した構造が提案されている[Journal of Applied Physics vol. 87, 8773 (2000).]。第17図は炭化ケイ素プレーナ型縦型MOSFETとして提案された単位セルの構造を説明するための模式断面図である。第17図において、前記炭化ケイ素プレーナ型縦型MOSFETの構造では、高濃度 n +型基板1上に低濃度 n 型ドリフト層 2 が堆積されている

その上には、高濃度 p^+ 型層 3 1 が堆積されている。さらに、その上には、同様に低濃度 p 型層 3 2 が選択的に堆積されている。その後、 n 型不純物イオン注入によって、これらの高濃度 p^+ 型層 3 1 と低濃度 p 型層 3 2 を貫通して低濃度 n 型ドリフト層 2 に達する低濃度 n 型ベース領域 4 が選択的に形成される。また、低濃度 p 型層 3 2 の表面部分には、選択的に高濃度 n^+ 型ソース領域 5 が形成されている。

高濃度 p ⁺型層 3 1 と低濃度 p 型層 3 2 を貫通して低濃度 n 型不純物 イオンが注入されていない領域が p 型ウェル層 3 となる。この構造で は、チャネル領域 1 1 がイオン注入されてない堆積膜内に形成される ので、伝導電子の高い移動度が得られるという特徴がある。なお、こ

15

20

25

こで、低濃度 p 型層 3 2 を比較的低濃度にしているのは、高いチャネル移動度を得るためである。

実際、 5×10^{15} c m $^{-3}$ の低濃度 p 型堆積膜上に作製した炭化ケイ素プレーナ型縦型MOSFETにおいて、高いチャネル移動度が得られていることが報告されている [IEEE Electron Device Letters vol. 22, 272 (2001).]。また、炭化ケイ素基板 1 側の高濃度 p $^+$ 型層 3 1 は、比較的高濃度にしているが、高濃度 n $^+$ 型ソース領域 5 と低濃度 n 型ドリフト層 2 とが低電圧でパンチスルーして、高い電圧を阻止できなくなるのを回避するために、この濃度が低い場合、その厚さを数ミクロン程度に厚くする必要がある。

そうすると、低濃度 n型ベース領域 4 を形成するための n型不純物イオン注入の加速電圧が M e V という極めて高エネルギーになり、一般の装置を用いての作製は困難となってしまう。したがって、この構造においては、高濃度 n⁺型ソース領域 5 と低濃度 n型ドリフト層 2 とのパンチスルーを防ぎ高耐圧化するために、p型層 3 1 を比較的高濃度で、かつ薄くしているものと思われる。前記引用したこの構造が提案された文献には、作製手順に関する詳細な記載はない。

しかし、予想される作製方法は、まず、低濃度 n 型ドリフト層 2 の上に高濃度 p ⁺型層 3 1 を堆積し、さらに、その上に低濃度 p 型層 3 2 を堆積する。その後、マスクを利用した選択的な n 型不純物イオン注入と熱処理を行い、p 型層の極性を n 型へと反転することにより p 型ウェル層 3 で挟まれた低濃度 n 型ベース領域 4 が形成されている。

前記方法は、チャネル領域11を低濃度のp型堆積膜によって形成しているため、高いチャネル移動度と低いオン抵抗が期待できる。しかし、その一方で、高耐圧化は、次に述べる理由で困難である。すなわち、低濃度 n型ベース領域 4 の低濃度 n型ドリフト層と接する部分2 4 は、高濃度 p型堆積膜に n型不純物イオンを注入して形成した領域である。

この場合、イオン注入によって、高濃度のp型層をそれより低濃度

15

20

25

C/JP2003/012727

のn型層に反転することは技術的に不可能であるため、低濃度 n型ベース領域 4 の不純物濃度は、高濃度 p⁺型層 3 1 の濃度よりも高くならざるを得ない。その結果、イオン注入によって形成された低濃度 n型ベース領域 4 と高濃度 p⁺型層 3 1 によって構成される p n 接合部の耐圧が非常に低くなってしまう。

電圧阻止状態において、正のドレイン電圧を印加したときに、高濃度 p + 型層 3 1 によって挟まれた低濃度 n 型ベース領域 4 は、両側の p n 接合に印加される逆バイアスによって、延びる空乏層で完全にピンチオフされる必要があるが、この p n 接合の耐電圧が低い場合、ピンチオフする前にその低い電圧で阻止能力を失うことになる。

さらにまた、このように、低濃度 n型ベース領域 4 が高濃度である場合、空乏層の広がりが少ないため、完全にピンチオフさせるのにいっそう高い逆バイアスを印加しなければならないことになり、高い電圧の阻止は、なお、いっそう困難になる。以上のことから、この構造は、高耐圧の炭化ケイ素プレーナ型縦型MOSFETを得るためには適していないといえる。

炭化ケイ素縦型MOSFETは、二重イオン注入により作製された場合、チャネル領域がイオン注入による結晶欠陥を多く含むため、チャネル移動度が小さくオン抵抗が下がらない。これに対して、チャネル領域を低濃度のp型堆積膜により形成する方法は、チャネル移動度が向上するため、オン抵抗の低減に効果があると期待される。

しかしながら、これまで提案された炭化ケイ素縦型MOSFETの構造は、n型ドリフト層の表面全てが高濃度のp型堆積膜で覆われた形となっているため、低濃度n型ベース領域を形成するために、高濃度のn型不純物イオン注入が必要となる。その結果、低濃度n型ベース領域の濃度が高くなってしまい、高い電圧阻止能力を保持することができないという問題があった。

本発明は、これらの問題を解決するために、低いオン抵抗、かつ、 高耐圧の炭化ケイ素縦型MOSFETを実現することであり、低濃度

15

20

p型堆積膜により形成したゲート領域(以下、本明細書において、下記の理由により、チャネル領域と記載せずにゲート領域と記載する。すなわち、MOSFETでは、ゲート信号によって、半導体層の表面に形成されるチャネル領域は、厚さ 0. 0 1 μ m以下の極めて薄い層であるため、前記チャネル領域が形成される半導体層はチャネル領域よりはるかに大きな部分である。この半導体層の不純物濃度や構造等を特徴付ける表現とするには機能上で「チャネル領域」より広い意味を有する「ゲート領域」として記載する方が適切である。)を有する炭化ケイ素縦型MOSFETにおいて、阻止電圧を高くするための低濃度ベース領域を有する炭化ケイ素半導体装置を提供することを目的とする。

また、本発明は、低濃度 p 型堆積膜により形成したゲート領域を有する高耐圧炭化ケイ素半導体装置の製造方法を提供することを目的とする。

更に、本発明は、低濃度p型堆積膜により形成したゲート領域を有する高耐圧炭化ケイ素縦型MOSFETにおいて、オン抵抗を低減するためのゲート絶縁膜およびゲート電極の構造を有する炭化ケイ素半導体装置を提供することを目的とする。

更にまた、本発明は、低濃度p型堆積膜により形成したゲート領域 を有する高耐圧炭化ケイ素縦型MOSFETにおいて、オン抵抗を低 減するための基板の面方位を提供する炭化ケイ素半導体装置を提供す ることを目的とする。

発明の開示

25 本発明の炭化ケイ素半導体装置は、第1伝導型の高濃度炭化ケイ素 基板表面上に形成されている第1伝導型の低濃度炭化ケイ素からなる 第1の堆積膜と、前記第1の堆積膜上に選択的に切り欠かれている第 1の領域を有する第2伝導型の高濃度ゲート領域からなる第2の堆積 膜と、前記第2の堆積膜上に選択的に切り欠かれている前記第1の領

20

25

域より幅が広い第2の領域と第1伝導型の高濃度ソース領域と第2伝導型の低濃度ゲート領域からなる第3の堆積膜と、前記第1の堆積膜に接し、前記第1の領域および第2の領域に形成されている第1伝導型の低濃度ベース領域と、少なくとも前記第3の堆積膜の表面上に形成されたゲート絶縁膜と、前記ゲート絶縁膜を介して形成されたゲート電極と、前記第1伝導型の炭化ケイ素基板の裏面に低抵抗接続されたドレイン電極と、前記第1伝導型の高濃度ソース領域および第2伝導型の低濃度ゲート領域の一部に低抵抗接続されているソース電極とからなる。

10 上記の炭化ケイ素半導体装置において、前記第3の堆積膜の厚さは、 $0.2\mu m \sim 0.7\mu m$ の範囲にあり、かつ、前記第3の堆積膜内に選択的に形成された前記第2伝導型の低濃度ゲート領域において、前記ゲート絶縁膜と接する部分の不純物濃度は、 $1 \times 10^{15} cm^{-3}$ より高濃度で、 $5 \times 10^{15} cm^{-3}$ より低濃度であることを含む。

上記の炭化ケイ素半導体装置において、前記第1伝導型の低濃度ベース領域における上面には、前記ゲート絶縁膜と接する部分の少なくとも一部に凹部が設けられていることを含む。

上記の炭化ケイ素半導体装置において、前記第1伝導型の低濃度ベース領域の不純物濃度は、前記第2伝導型の高濃度ゲート領域の不純物濃度よりも低いことを含む。

上記の炭化ケイ素半導体装置における前記第3の堆積膜内に選択的に形成された前記第2伝導型の低濃度ゲート領域において、前記ゲート絶縁膜と接する部分の不純物濃度は、2×10¹⁶ c m⁻³以下であることを含む。

上記の炭化ケイ素半導体装置において、前記第3の堆積膜内に選択的に形成された前記第1伝導型の低濃度ベース領域の不純物濃度は、前記第2伝導型の高濃度ゲート領域と接する部分において、4×10¹⁶ c m⁻³以下であることを含む。

上記の炭化ケイ素半導体装置において、前記第2伝導型の高濃度ゲ

15

ート領域は、第1の堆積膜上に形成された炭化ケイ素からなる第2の 堆積膜であることを含む。

上記の炭化ケイ素半導体装置において、前記第3の堆積膜上に形成されたゲート絶縁膜は、少なくとも前記第3の堆積膜内に選択的に形成された第1伝導型の低濃度ベース領域上において、他の部分より厚くなっている部分を有することを含む。

上記の炭化ケイ素半導体装置において、前記第3の堆積膜内に選択的に形成された第1伝導型の低濃度ベース領域の表面上で、ゲート電極は、少なくとも一部が除かれていることを含む。

上記の炭化ケイ素半導体装置は、前記第1伝導型の炭化ケイ素基板表面の結晶学的面指数は、(11-20)面に対して平行な面であることを含む。

上記の炭化ケイ素半導体装置において、前記第1伝導型の炭化ケイ素基板表面の結晶学的面指数は、(OOO-1)面に対して平行な面であることを含む。

上記の炭化ケイ素半導体装置において、前記第2伝導型の低濃度ゲート領域内の前記ゲート絶縁膜と接する部分には、第1伝導型の埋め込みチャネル領域を有することを含む。

また、本発明の炭化ケイ素半導体装置は、第1伝導型の高濃度炭化ケイ素基板表面上に形成されている第1伝導型の低濃度炭化ケイ素が残されている第1の領域を有するように前記下部堆積膜内に選択的に形成された第2伝導型の高濃度ゲート領域と、前記下部堆積膜上に選択的に前記第1の領域より幅が広い第2領域からなる第1伝導型の低濃度ペース領域と、前記第1伝導型の高濃度ソース領域と、第2伝導型の低濃度ゲート領域とからなる上部堆積膜と、少なくとも前記上部堆積膜の表面上に形成されたゲート絶縁膜と、前記ゲート絶縁膜を介して形成されたゲート絶縁膜と、前記ゲート絶縁膜を介して形成されたゲート絶縁膜と、前記ゲート絶縁膜を介して形成されたゲート電極と、前記第1伝導型の炭化ケイ素基板の裏面に低抵抗接続されたドレイン電極と、前記第1伝導型の高濃度ソース領域お

20

25

よび第2伝導型の低濃度ゲート領域の一部に低抵抗接続されているソ 一ス電極とからなる。

上記の炭化ケイ素半導体装置において、前記上部堆積膜の厚さは、 $0.2\mu m\sim 0.7\mu m$ の範囲にあり、かつ、前記上部堆積膜内に選択的に形成された前記第 2 伝導型の低濃度ゲート領域において、前記ゲート絶縁膜と接する部分の不純物濃度は、 1×10^{15} c m⁻³より高濃度で、 5×10^{15} c m⁻³より低濃度であることを含む。

上記の炭化ケイ素半導体装置において、前記第1伝導型の低濃度ベース領域の不純物濃度は、前記第2伝導型の高濃度ゲート領域の不純物濃度よりも低いことを含む。

上記の炭化ケイ素半導体装置における前記上部堆積膜内に選択的に 形成された前記第2伝導型の低濃度ゲート領域において、前記ゲート 絶縁膜と接する部分の不純物濃度は、2×10¹⁶cm⁻³以下であるこ とを含む。

15 上記の炭化ケイ素半導体装置において、前記上部堆積膜は、炭化ケイ素からなることを含む。

上記の炭化ケイ素半導体装置において、前記上部堆積膜上に形成されたゲート絶縁膜は、少なくとも前記上部堆積膜内に選択的に形成された第 1 伝導型の低濃度ベース領域上において、他の部分より厚くなっている部分を有することを含む。

上記の炭化ケイ素半導体装置において、前記上部堆積膜内に選択的 に形成された第1伝導型の低濃度ベース領域の表面上で、ゲート電極 は、少なくとも一部が除かれていることを含む。

上記の炭化ケイ素半導体装置において、前記第1伝導型の炭化ケイ素基板表面の結晶学的面指数は、(11-20)面に対して平行な面であることを含む。

上記の炭化ケイ素半導体装置において、前記第1伝導型の炭化ケイ素基板表面の結晶学的面指数は、(OOO-1)面に対して平行な面であることを含む。

10

15

20

25

上記の炭化ケイ素半導体装置において、前記第2伝導型の低濃度ゲート領域内の前記ゲート絶縁膜と接する部分には、第1伝導型の埋め込みチャネル領域を有することを含む。

更に、本発明の炭化ケイ素半導体装置の製造方法は、第1伝導型の 高濃度炭化ケイ素基板表面上に第1伝導型の低濃度炭化ケイ素からな る第1の堆積膜を形成する工程と、前記第1の堆積膜上に前記第2伝 導型の高濃度領域が選択的に欠除した第1の領域を有する第2の堆積 膜を形成する工程と、前記第2の堆積膜上および前記第2の堆積膜が 選択的に欠除した第1の領域に形成された第2伝導型の低濃度領域か らなる第3の堆積膜を形成する工程と、前記第3の堆積膜に選択的に 前記第1の領域より幅を広くした第2の領域が形成されるように、前 記第1伝導型の低濃度炭化ケイ素からなる第1の堆積膜に接し、前記 第1の領域および第2の領域に第1伝導型の低濃度ベース領域を形成 し、また、前記第3の堆積膜に選択的に第1伝導型の高濃度炭化ケイ 素からなるソース領域を形成する工程と、少なくとも前記第3の堆積 膜の表面上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜を介 してゲート電極を形成する工程と、前記第1伝導型の炭化ケイ素基板 の裏面に低抵抗接続されるドレイン電極を形成する工程と、前記第1 伝導型の高濃度ソース領域および第2伝導型の低濃度ゲート領域の一 部に低抵抗接続されるソース電極を形成するエ程とを少なくとも有す ることから成る。

上記の炭化ケイ素半導体装置の製造方法において、前記第1の堆積膜上に前記第2の堆積膜を形成する工程と、前記第2の堆積膜表面から前記第1の堆積膜に達するトレンチ溝を形成する工程と、前記第2の堆積膜および前記トレンチ溝の上に第3の堆積膜を形成する工程と、前記第3の堆積膜内に前記第1伝導型の低濃度ベース領域を形成するために選択的に第1伝導型の不純物イオン注入を行う工程とを有することを含む。

更に、本発明の炭化ケイ素半導体装置の製造方法は、第1伝導型の

15

20

25

高濃度炭化ケイ素基板表面上に第1伝導型の低濃度炭化ケイ素からなる下部堆積膜を形成する工程と、前記下部堆積膜中に第2伝導型の不純物領域が形成されている下部堆積膜上に第2伝導型の低濃度ゲート領域となる上部堆積膜に第1伝導型の高濃度ソース領域を形成する工程と、前記上部堆積膜に前記下部堆積膜に接する第1伝導型の低濃度ベース領域を形成する工程と、が記が一ト絶縁膜を形成する工程と、前記が一ト絶縁膜を形成する工程と、前記が一ト絶縁膜を介してゲート電極を形成する工程と、前記第1伝導型の炭化ケイ素基板の裏面に低抵抗接続されるドレイン電極を形成する工程と、前記第1伝導型の高濃度ソース領域および第2伝導型の低濃度ゲート領域の一部に低抵抗接続されるソース電極を形成する工程とを少なくとも有することから成る。

上記の炭化ケイ素半導体装置の製造方法は、前記低濃度炭化ケイ素からなる下部堆積膜に高濃度の第2伝導型の不純物イオン注入により形成し、その上に上部堆積膜を形成する工程と、前記上部堆積膜内に前記第1伝導型の低濃度ベース領域を形成するために選択的に第1伝導型の不純物イオン注入を行う工程とを有することを含む。

本発明は、低濃度 p 型堆積膜内に形成した低濃度のチャネル領域を有する炭化ケイ素縦型MOSFETを高耐圧化する手段として、前記低濃度 p 型堆積膜と n 型ドリフト層との間に高濃度 p + 型堆積膜を介在させ、前記高濃度 p + 型堆積膜に切り欠かれた第 1 の領域を具備し、前記第 1 の領域において、比較的低濃度の n 型ベース領域を前記 n 型ドリフト層の一部に直接接する構造としたことに特徴がある。

また、本発明は、低濃度 p 型堆積膜に設けられた第2の領域の幅が 前記高濃度 p ⁺型堆積膜に設けられた第1の領域より広くなっているた め、その部分からの抵抗成分が小さくなり、オン抵抗が低減される。

低濃度 p 型堆積膜内に形成したゲート領域を有する炭化ケイ素縦型 MOSFETにおいて、オン抵抗を低減するためのゲート絶縁膜およ

びゲート電極の構造をn型ベース領域上のゲート絶縁膜を低濃度ゲート領域上よりも厚くした場合、正のゲート電圧を印加した際に、ゲート絶縁膜とn型ベース領域の界面近傍に局在する伝導電子の数が減少する。したがって、前記界面近傍は、高抵抗化せず、オン抵抗が低減できる。

本発明は、基板表面の結晶学的面指数を(OOO-1)面あるいは (11-20)面に対して平行な面とした場合、ゲート絶縁膜とゲー ト領域との界面準位密度が軽減するため、前記界面近傍は、高抵抗化 せず、オン抵抗が低減できる。

この発明の他の目的、その他の特徴は、添付の図面に基づく以下の 詳しい説明で明らかにする。

図面の簡単な説明

10

15

25

第1図は、本発明にかかる第1実施例である炭化ケイ素縦型MOS FETの単位セルを説明するための模式断面図である。

第2図(a)乃至(f)は、第1図の炭化ケイ素縦型MOSFETの製造工程を説明するための模式断面図である。

第3図(a)乃至(d)は、第1図の炭化ケイ素縦型MOSFETの製造工程を説明するための模式断面図である。

20 第4図は、本発明の第2実施例である炭化ケイ素縦型MOSFET の単位セルを説明するための模式断面図である。

第5図(a)乃至(f)は、本発明の第4図の炭化ケイ素縦型MO SFETの製造工程を説明するための模式断面図である。

第6図(a)乃至(d)は、本発明の第4図の炭化ケイ素縦型MO SFETの製造工程を説明するための模式断面図である。

第7図は、本発明の第3実施例である炭化ケイ素縦型MOSFETを説明するための模式断面図である。

第8図は、本発明の第4実施例である炭化ケイ素縦型MOSFETを説明するための模式断面図である。

第9図は、本発明の第5実施例である炭化ケイ素縦型MOSFET 'を説明するための模式断面図である。

第10図は、本発明の第6実施例である炭化ケイ素縦型MOSFE Tを説明するための模式断面図である。

5 第11図は、本発明の第7実施例である炭化ケイ素縦型MOSFE Tを説明するための模式断面図である。

第12図は、代表的なプレーナ型縦型MOSFETの単位セルを説明するための模式断面図である。

第 1 3 図 (a) 乃至 (f) は、前記二重拡散法によるシリコン (S i) を使用したプレーナ型縦型MOSFETの作製方法を説明するための図である。

第14図(a)及び(b)は、前記二重拡散法によるシリコン(Si)を使用したプレーナ型縦型MOSFETの作製方法を説明するための図である。

第15図(a)乃至(f)は、従来における二重イオン注入法を用いた典型的な炭化ケイ素プレーナ型縦型MOSFETの作製方法を示す。

第16図(a)及び(b)は、従来における二重イオン注入法を用いた典型的な炭化ケイ素プレーナ型縦型MOSFETの作製方法を示す。

第17図は、炭化ケイ素プレーナ型縦型MOSFETとして提案された単位セルの構造を説明するための模式断面図である。

発明を実施するための最良の形態

25

20

15

本発明をより詳細に説述するために、添付の図面に従ってこれを説明する。

第1図は本発明にかかる第1実施例である炭化ケイ素縦型MOSF ETの単位セルを説明するための模式断面図である。第1図において

15

20

25

、たとえば、 1×10^{18} c m⁻³の窒素がドーピングされた厚さ 300 μ mの(0001)面を有する高濃度 n⁺型基板 1 表面上には、たとえば、 5×10^{15} c m⁻³の窒素がドーピングされた厚さ 10μ mの低濃度 n型ドリフト層 2 が堆積されている。

前記低濃度 n型ドリフト層 2の表面上には、たとえば、 2×10^{18} cm $^{-3}$ のアルミニウムがドーピングされた厚さ 0.5μ mの高濃度 p^+ 型層 31 が堆積されている。さらに、前記高濃度 p^+ 型層 31 の上には、たとえば、 5×10^{15} cm $^{-3}$ のアルミニウムがドーピングされた厚さ 0.5μ mの低濃度 p 型層 32 が堆積されている。前記低濃度 p 型層 32 の表面部分には、たとえば、選択的に約 1×10^{20} cm $^{-3}$ のリンがドーピングされた高濃度 n^+ 型ソース領域 5 が形成されている。前記高濃度 p^+ 型層 31 には、選択的に形成された幅 2μ mの切欠き部からなる第 1 の領域が設けられており、前記低濃度 p 型層 32 には、前記切欠き部より幅の広い第 2 の領域が形成されている。

前記第1および第2の領域には、たとえば、1×10¹⁶ cm⁻³の窒素がドーピングされた低濃度 n型ベース領域 4が前記低濃度 n型ドリフト層 2に直接接して設けられている。前記低濃度 p型層 3 2 における幅の広い第2の領域は、抵抗成分が小さくなり、炭化ケイ素半導体装置のオン抵抗を低減することができる。前記低濃度 n型ベース領域 4 と高濃度 n⁺型ソース領域 5 の中間部分には、低濃度 p型ウェル層 3 の表面層に低濃度ゲート領域 1 1 が形成される。

低濃度ゲート領域11上、および低濃度 n 型ベース領域4の表面上には、ゲート絶縁膜6を介してゲート電極7が設けられている。前記ゲート電極7上には、層間絶縁膜8を介して、高濃度 n ⁺型ソース領域5とp型ウェル層3とのそれぞれの表面に低抵抗接続されたソース電極9が形成されている。また、前記高濃度 n ⁺型基板1の裏面には、ドレイン電極10が低抵抗接続で形成されている。さらに、前記低濃度n型ベース領域4は、第1図に示すように、凹部41を設けることができる。

10

15

20

25

なお、p型ウェル層3とソース電極9は、低抵抗接続のため、p型ウェル層3表面に高濃度p⁺型層31が形成される場合や、低濃度p型層32のエッチオフによって、ソース電極9が直接に高濃度p⁺型層31の露出表面に接続されることもある。

前記炭化ケイ素縦型MOSFETの動作は、基本的には、従来例として示した第14図に記載された炭化ケイ素プレーナ型縦型MOSFETと同様である。すなわち、ゲート電極7に、しきい値電圧以上のゲート電圧が印加されると、p型ウェル層3の表面に電子が誘起されチャネル領域11が形成される。これによって、高濃度 n +型ソース領域5と低濃度 n 型ドリフト層2が導通状態になり、ドレイン電極10からソース電極9へ電流を流すことができる。

ここで、従来例として示した第14図の炭化ケイ素プレーナ型縦型MOSFETと異なる点は、低濃度 n型ドリフト層 2の表面全てが高濃度のp⁺型層 3 1 で覆われ、その上に低濃度のp 型層 3 2 が堆積されているのではなく、低濃度 n型ドリフト層 2の一部が表面に露出しており、濃度が 5 × 1 0 ¹⁵ c m⁻³の p 型堆積膜が低濃度 n 型ドリフト層 2 に直接接して設けられている。すなわち、 n 型不純物イオンを注入して低濃度 n 型ベース領域 4 を形成する領域全てが低濃度 p 型堆積膜で構成されているために、 n 型不純物イオン注入を行った後、 n 型ベース領域 4 の n 型ドリフト層 2 と接する部分 2 4 を低濃度にできた。

さらに、前記低濃度 n型ペース領域 4 と p型ウェル層 3 の接合部の耐圧は、向上し、1000 V以上の高耐圧の素子が実現できた。また、低濃度ゲート領域 1 1 を 2 × 10 ¹⁶ c m⁻³の低濃度 p 型堆積膜で形

15

20

成しているため、数10cm2/Vsの高いチャネル移動度が得られ オン抵抗を低減することができた。

第2図(a)乃至(f)及び第3図(a)乃至(d)は第1実施例 の炭化ケイ素縦型MOSFETの製造工程を説明するための模式断面 図である。第2図(a)において、まず、高濃度 n ⁺型基板 1 の表面上 には、低濃度n型ドリフト層2が堆積される。さらに、前記低濃度n 型ドリフト層2の上には、高濃度p+型層31が堆積される。前記低濃 度n型ドリフト層2は、たとえば、窒素のドーピング濃度を5×10 15 c m $^{-3}$ 、厚さを 10 μ m とした。前記高濃度 p $^+$ 型層 3 1 は、アルミ ニウムのドーピング濃度を $2 \times 10^{18} \text{ cm}^{-3}$ とし、厚さを $0.5 \mu \text{ m}$ にした。

次いで、第2図(b)に示すように、レジストをマスクとしたドラ イエッチングにより、表面から低濃度n型ドリフト層2に達するトレ ンチ構造が形成される。エッチングには、六フッ化硫黄(SF6)と 酸素(O2)の混合ガスを用いた。前記レジストを除去した後、第2 図(c)に示すように、前記表面には、たとえば、 5×10^{15} c m⁻³ のアルミニウムがドープされた低濃度 p 型層 3 2 が 0 . 5 μ m の厚さ で堆積された。

その後、高濃度 n ⁺型ソース領域 5 を形成するために、前記低濃度 p 型層32の表面には、第2図(d)に示すように、マスク13が形成 された。n型不純物イオン5aは、前記マスク13を介して前記低濃 度p型層32に注入される。前記マスク13は、表面上に減圧CVD 法により堆積された厚さ1μmのSiO2膜をフォトリソグラフィに より、パターン加工して形成された。n型不純物イオン注入5aは、 たとえば、リンイオンを基板温度500℃、加速エネルギー40ke 25 V~250keVの多段で、注入量2×10²⁰cm⁻³として実施され た。

前記マスク13を除去した後、低濃度n型ベース領域4を形成する ために、第2図(e)に示すように、マスク14を使用してn型不純

25

物イオン4 a を注入した。前記マスク14は、低濃度 p 型層32の表面上に減圧 C V D 法により堆積された厚さ1.5 μ m の S i O 2 膜をフォトリソグラフィによりパターン加工して形成された。前記 n 型不純物イオン4 a は、窒素イオンを室温にて、加速エネルギー40 k e V ~ 400 k e V の多段で、注入量2×10¹⁶ c m⁻³として注入された。その後、第2図(f)に示すように、アルゴン雰囲気中にて、1500℃で30分間にわたる活性化アニールを行い、p 型ウェル層3、低濃度 n 型ベース領域4および高濃度 n +型ソース領域5が形成された。

10 次いで、第3図(a)に示すように、前記p型ウェル層3、低濃度n型ベース領域4、および高濃度n⁺型ソース領域5は、1200℃、140分の熱酸化されて、厚さ40nmのゲート絶縁膜6が形成された。前記ゲート絶縁膜6の上には、減圧CVD法によって、多結晶シリコン7aが0.3μmの厚さで堆積された。第3図(b)に示すように、多結晶シリコン7aは、フォトリソグラフィにより、パターン加工されて、ゲート電極7が形成された。

さらに、第3図(c)に示すように、減圧CVD法により、前記ゲート電極7の表面上には、厚さ O. 5μ mの層間絶縁膜8が堆積された。第3図(d)に示すように、前記層間絶縁膜8には、窓が開けられ、高濃度 n^+ 型ソース領域5とp型ウェル層3に共通のソース電極9が低抵抗接続された。

なお、本実施例では、(0001) 面基板上の炭化ケイ素縦型MOSFETの構造およびその製造工程について説明したが、(11-20) 面あるいは(000-1) 面基板にも同様に適用できる。(11-20) 面あるいは(000-1) 面基板上に作製された炭化ケイ素縦型MOSFETは、チャネル移動度が(0001) 面基板上よりも高いため、より低いオン抵抗が得られた。

第4図は、本発明の第2実施例である炭化ケイ素縦型MOSFETの単位セルを説明するための模式断面図である。第4図において、5

15

20

25

 \times 10 18 c m $^{-3}$ の窒素がドーピングされた厚さ 300 μ mの(000 1)面の高濃度 n $^+$ 型基板 1上には、 5×10^{15} c m $^{-3}$ の窒素がドーピングされた厚さ 10 μ mの低濃度 n 型ドリフト層 2 が堆積されている。前記低濃度 n 型ドリフト層 2 には、その表面から深さ 0. 5μ mに渡って 2×10^{18} c m $^{-3}$ のアルミニウムがドーピングされた高濃度 p $^+$ 型層 3 1 が形成され、さらに、その表面上に 5×10^{15} c m $^{-3}$ のアルミニウムがドーピングされた厚さ 0. 5μ mの低濃度 p 型層 3 2 が堆積されている。

前記低濃度 n 型ベース領域 4 と前記高濃度 n +型ソース領域 5 との中間部分である p 型ウェル層 3 の表面層には、低濃度ゲート領域 1 1 が形成される。前記低濃度ゲート領域 1 1 上、低濃度 n 型ベース領域 4 、および高濃度 n +型ソース領域 5 の表面上には、ゲート絶縁膜 6 を介してゲート電極 7 が設けられている。前記ゲート電極 7 上には、層間絶縁膜 8 を介して高濃度 n +型ソース領域 5 と p 型ウェル層 3 のそれぞれの表面に低抵抗接続されたソース電極 9 が形成されている。また、高濃度 n +型基板 1 の裏面には、ドレイン電極 1 0 が低抵抗接続で形成されている。

前記炭化ケイ素縦型MOSFETと第1図の実施例1との相違点は、高濃度p⁺型層31が低濃度n型ドリフト層2の表面上に堆積されているのではなく、前記低濃度n型ドリフト層2内に形成されていることである。すなわち、低濃度n型ペース領域4内の低濃度n型ドリフト層2と接する部分24は、高濃度p⁺型層31の上端と同一面内に位置し、前記高濃度p⁺型層31で挟まれた領域は、低濃度n型ドリフト

15

20

25

層2内に存在する。このため、高濃度 p + 型層31で挟まれた領域の濃度は、実施例1の構造よりも低く、実施例1に比べ高耐圧の素子が実現できる。前記実施例2は、第1図の実施例1と同様に、低濃度 p 型層32に設けられた低濃度 n 型ベース領域4の幅が高濃度 p + 型層31より広いため、その部分からの抵抗成分が小さくなり、オン抵抗が低減される。

第5図(a)乃至(f)及び第6図(a)乃至(d)は本発明の第2実施例である炭化ケイ素縦型MOSFETの製造工程を説明するための模式断面図である。第5図(a)において、まず、高濃度 n +型基板1上には、5×10¹⁵ c m⁻³の窒素をドーピングした低濃度 n 型ドリフト層2が10μmの厚さで堆積されている。次いで、第5図(b)に示すように、高濃度 p +型層31を形成するために、前記低濃度 n型ドリフト層2上にマスク15が形成される。p型不純物イオン3aは、前記マスク15を使用して前記低濃度 n型ドリフト層2に注入される。前記マスク15は、前記低濃度 n型ドリフト層2の表面上に減圧 C V D 法により堆積され、厚さ1μmのSiO2膜がフォトリソグラフィによりパターン加工して形成される。

前記 p 型不純物イオン3 a は、アルミニウムイオンを基板温度 5 0 $^{\circ}$ C、加速エネルギー 4 0 k e V $^{\circ}$ 2 5 0 k e V、注入量 2 × 1 0 $^{\circ}$ c m $^{\circ}$ として注入される。第 5 図(c)に示すように、マスク 1 5 を除去した後、低濃度 n 型 ドリフト層 2 の表面には、 5 × 1 0 $^{\circ}$ c m $^{\circ}$ のアルミニウムがドープされた低濃度 p 型層 3 2 が 0 . 5 $^{\circ}$ m の厚さで堆積される。

その後、第5図(d)に示すように、高濃度 n +型ソース領域 5 を形成するために、マスク 1 3 を使用して前記低濃度 p 型層 3 2 に n 型不純物イオン 5 a は、燐イオンを基板温度 5 0 0 ℃、加速エネルギー 4 0 k e V ~ 2 5 0 k e V、注入量 2 × 1 0 20 c m - 3 で注入される。マスク 1 3 は、除去された後、低濃度 n 型ベース領域 4 を形成するためのマスク 1 4 が形成される。

15

20

25

第6図(b)に示すように、多結晶シリコン7aは、フォトリソグラフィによりパターン加工されて、ゲート電極7が形成される。さらに、第6図(c)に示すように、前記ゲート電極7の上には、減圧CVD法により、 0.5μ mの層間絶縁膜8が堆積される。第6図(d)に示すように、前記層間絶縁膜8には、窓が開けられ、高濃度n+型ソース領域5とp型ウェル層3に共通のソース電極9が形成される。

なお、実施例2では、(OOO1) 面基板上の炭化ケイ素縦型MOSFETの構造およびその製造工程について説明したが、実施例1と同様に(11-20) 面あるいは(OOO-1) 面基板にも適用でき、効果も同様である。

第7図は、本発明の第3実施例である炭化ケイ素縦型MOSFETを説明するための模式断面図である。第3実施例は、前記第1実施例および第2実施例の図中で使用した番号を同じ部分に使用する。第3実施例は、ゲート構造を除いて、基本的な構造が実施例1と同じである。実施例1と異なる点は、低濃度n型ペース領域4の表面上にあるゲート絶縁膜6が約400nmと、他の領域のゲート絶縁膜6よりも厚くなっている部分を有することである。前記ゲート絶縁膜6の構造

15

20

25

は、実施例2の構造に対しても適用でき、効果も同様である。

第8図は、本発明の第4実施例である炭化ケイ素縦型MOSFETを説明するための模式断面図である。第4実施例は、前記第1実施例ないし第3実施例の図中で使用した番号を同じ部分に使用する。第4実施例は、ゲート構造を除き、基本的な構造は、実施例1に示した第1図と同じである。実施例1と異なる点は、低濃度 n型ベース領域4表面上に、ゲート電極7が除かれた部分を有し、ゲート絶縁膜6上に、層間絶縁膜8が直接堆積されていることである。前記ゲート構造は、実施例2の構造に対しても適用でき、効果も同様である。

第9図は、本発明の第5実施例である炭化ケイ素縦型MOSFET を説明するための模式断面図である。第5実施例は、第1図に示された第1実施例における凹部41がない点、および低濃度 n型不純物からなる埋め込みチャネル領域91を設けた点で異なっている。前記埋め込みチャネル領域91は、窒素イオンがたとえば、 1×10^{17} cm $^{-3}$ で、その深さが 0.2μ mとした。前記第5実施例の動作は、第1図における第1実施例とほぼ同じであった。また、第5実施例は、前記第1実施例ないし第4実施例とともに、適用することもできる。

第10図は、本発明の第6実施例である炭化ケイ素縦型MOSFE Tを説明するための模式断面図である。第6実施例は、層間絶縁膜 8 の代わりに絶縁被膜 8 ′を設けた点、およびソース電極 9 ′の形状が異なる点で第1実施例ないし第5実施例と異なり、他の部分およびこれらに対する符号に関しては同じである。すなわち、第6実施例における炭化ケイ素縦型MOSFETのソース電極 9 ′は、ゲート電極 7 の上部にない。したがって、ゲート電極 7 は、層間絶縁膜 8 を介することなく、絶縁被膜 8 ′によって覆われている。前記第6実施例における構造は、ゲート電極 7 とソース電極 9 ′との電気的な短絡の発生を防止する効果がある。

第11図は、本発明の第7実施例である炭化ケイ素縦型MOSFE Tを説明するための模式断面図である。第7実施例は、第4図に示さ

10

15

20

25

れている第2実施例における層間絶縁膜8とソース電極9を前記第6 実施例と同様にしたものである。

本発明の炭化ケイ素半導体装置において、チャネル移動度を向上させ、かつ低いオン抵抗と同時に高耐圧を達成した理由をさらに詳述する。

チャネル移動度を向上させるためには、チャネルが形成される p 型層の表面濃度を低減する必要があり、高耐圧にするためには、前記 p 型層の底部を高濃度にする必要がある。この理由は、高濃度 p + 型層の底部に挟まれた低濃度 n 型層を低い逆バイアスでピンチオフするため、および、高濃度 n + 型ソース領域と低濃度 n 型ドリフト層とがパンチスルーを起こすのを防ぐためである。

従来の炭化ケイ素プレーナ型縦型MOSFETは、不純物元素の拡 散係数が炭化ケイ素基板内において、極めて小さいため、二重拡散法 で作製することが困難であり、さらに、二重イオン注入法で作製した 場合は、プロファイルが表面方向にテールを引くため、p型層の底部 を高濃度にすると表面も高濃度になってしまい、オン抵抗が高くなっ てしまう。

そこで、第15図に示すような方法を採用すると、低いオン抵抗とすることができるが、高耐圧にすることができなかった。本発明の炭化ケイ素縦型MOSFETは、高濃度p⁺型層で挟まれたn型領域の濃度が低いため、低いオン抵抗と高耐圧の両方を達成することができるようになった。

低濃度の n 型ペース領域の濃度を高濃度の p *型チャネル領域より低くした理由は、前記低濃度の n 型ペース領域をピンチオフさせるためのドレイン電圧を低く抑え、高耐圧化するためである。換言すると、前記低濃度の n 型ペース領域と前記高濃度の p *型チャネル領域の境界面から前記低濃度の n 型ペース領域内に延びる空乏層の幅をより大きくするためである。本発明は、前記切り欠き部(欠除した領域)を有するため、前記低濃度の n 型ペース領域の濃度を前記高濃度の p *型チ

ャネル領域より低くできる。

以上、本発明の実施例を詳述したが、本発明は、前記実施例に限定されるものではない。そして、特許請求の範囲に記載された本発明を逸脱することがなければ、種々の設計変更を行うことが可能である。前記実施例において、ストリップ型の炭化ケイ素半導体装置における模式断面図にしたがって説明したが、メッシュ型の炭化ケイ素半導体装置で、6角形型、丸型、あるいはこれらの変形タイプであっても、本発明の趣旨を逸脱しない範囲で形状を変えることができることはいうまでもないことである。また、同様に、切り欠かれている領域、欠除部、凹部等の形状は、本発明の作用を変えない程度に変形することは任意にできる。

産業上の利用可能性

10

以上、詳述したように、本発明によれば、以下のような効果を奏す 15 る。

本発明によれば、低濃度p型堆積膜内に形成された低濃度のゲート 領域を有する炭化ケイ素縦型MOSFETを高耐圧化することができ 、低いオン抵抗、かつ高耐圧の炭化ケイ素縦型MOSFETの製造が 可能となる。

20 本発明によれば、第1伝導型の低濃度ベース領域の第1伝導型の不 純物濃度が第2伝導型の高濃度ゲート層の第2伝導型の不純物濃度よ りも低くすることにより、炭化ケイ素縦型MOSFETを高耐圧化す ることができる。

本発明によれば、第2の堆積膜内に選択的に形成された第2伝導型 25 のゲート領域のゲート絶縁膜と接する部分の第2伝導型の不純物濃度 を最適化することにより、炭化ケイ素縦型MOSFETのオン抵抗を 低減することができる。

本発明によれば、第2の堆積膜内に選択的に形成された第1伝導型 の低濃度ベース領域内の第2伝導型の高濃度ゲート領域と接する部分

15

20

25

の第1伝導型の不純物濃度を最適化することにより、炭化ケイ素縦型 MOSFETを高耐圧化することができる。

本発明によれば、第2伝導型の高濃度ゲート領域を第1の堆積膜上に形成した高濃度の第2伝導型の炭化ケイ素からなる第3の堆積膜としたことにより、ゲート領域並びに第1伝導型の低濃度ペース領域内の第2伝導型の高濃度ゲート領域と接する部分の双方の不純物濃度を低減することができる。

本発明によれば、第2伝導型の高濃度のゲート領域を前記第1の堆積膜内に形成したことにより、ゲート領域並びに第1伝導型の低濃度ベース領域内の第2伝導型の高濃度ゲート層と接する部分の双方の不純物濃度を低減することができる。

本発明によれば、第2の堆積膜上に形成されたゲート絶縁膜が、少なくとも第2の堆積膜内に選択的に形成された第1伝導型の低濃度ベース領域上に、その他の領域より厚くなっている部分を有することにより、ゲート絶縁膜と第1伝導型の低濃度ベース領域との界面近傍が高抵抗化せずオン抵抗が低減できる。

本発明によれば、第2の堆積膜内に選択的に形成された第1伝導型の低濃度ベース領域の表面上に、少なくともゲート電極が除かれた部分を有することにより、ゲート絶縁膜と第1伝導型の低濃度ベース領域との界面近傍が高抵抗化せずオン抵抗が低減できる。

本発明によれば、第1伝導型の炭化ケイ素基板表面の結晶学的面指数が(11-20)面あるいは(000-1)面に対して平行な面であるため、ゲート絶縁膜とチャネル領域との界面準位密度が軽減し、オン抵抗が低減できる。

本発明によれば、低濃度のゲート領域と低濃度の第1伝導型の低濃度ペース領域を形成することができ、低いオン抵抗でかつ高耐圧の炭化ケイ素縦型MOSFETの製造を容易にすることができる。

本発明によれば、第2堆積膜の膜厚の下限は、エピタキシャル層の 品質限界により、すなわち、堆積される膜の厚さが 0.2μ m以下で

15

は膜の結晶品質が悪く、電子移動度が低くなる。また、前記膜厚の上限は、製造プロセスの難度により制限される。すなわち、第 1 伝導型の第 2 領域の形成は、第 2 図(e)と(f)及び第 5 図(e)と(f)に示されているように、第 2 伝導型に堆積された堆積膜の表面から第 1 伝導型のドーパントイオンの注入により形成される(これを打ち返しと呼ぶ)ので、膜厚が最大 0.7μ mを超えると極めて高いエネルギーの特殊なイオン注入が必要となり、製作が難しくなる。

上部堆積膜における不純物濃度の上限($5 \times 10^{15} \, \mathrm{cm}^{-3}$)は、反転型チャネル移動度が濃度に反比例して増大するので、高い移動度には不純物濃度は、 $2 \times 10^{16} \, \mathrm{cm}^{-3}$ 以下であることが必要だが、より好ましくは $5 \times 10^{15} \, \mathrm{cm}^{-3}$ 以下が良い。濃度の下限は、製造プロセスの制御可能限界により制限され、 $1 \times 10^{15} \, \mathrm{cm}^{-3}$ 以下の濃度制御は極めて難しい。また、前記打ち返しイオン注入の注入量を少なくできるので、前記第2の領域を低濃度化でき、それによってピンチ効果増大により素子の高耐圧化が容易になる。

10

15

25

請求の範囲

1. 第1伝導型の高濃度炭化ケイ素基板(1)表面上に形成されている第1伝導型の低濃度炭化ケイ素からなる第1の堆積膜(2)と、

前記第1の堆積膜(2)上に選択的に切り欠かれている第1の領域を有する第2伝導型の高濃度ゲート領域からなる第2の堆積膜(31)と、

前記第2の堆積膜(31)上に選択的に切り欠かれている前記第1の領域より幅が広い第2の領域と第1伝導型の高濃度ソース領域(5)と第2伝導型の低濃度ゲート領域からなる第3の堆積膜(32)と

前記第1の堆積膜(2)に接し、前記第1の領域および第2の領域に形成されている第1伝導型の低濃度ベース領域(4)と、

少なくとも前記第3の堆積膜(32)の表面上に形成されたゲート 絶縁膜(6)と、

前記ゲート絶縁膜(6)を介して形成されたゲート電極(7)と、 前記第1伝導型の炭化ケイ素基板の裏面に低抵抗接続されたドレイン電極(10)と、

前記第1伝導型の高濃度ソース領域(5)および第2伝導型の低濃 20 度ゲート領域(32)の一部に低抵抗接続されているソース電極(9)と、

からなることを特徴とする炭化ケイ素半導体装置。

- 2. 前記第3の堆積膜(32)の厚さは、O. $2 \mu m \sim O$. $7 \mu m$ の範囲にあり、かつ、前記第3の堆積膜(32)内に選択的に形成された前記第2伝導型の低濃度ゲート領域(11)において、前記ゲート絶縁膜(6)と接する部分の不純物濃度は、 $1 \times 10^{15} \, \mathrm{cm}^{-3}$ より高濃度で、 $5 \times 10^{15} \, \mathrm{cm}^{-3}$ より低濃度であることを特徴とする請求の範囲第1項記載の炭化ケイ素半導体装置。
- 3. 前記第1伝導型の低濃度ペース領域(4)における上面には、

20

25

前記ゲート絶縁膜(6)と接する部分の少なくとも一部に凹部(41)が設けられていることを特徴とする請求の範囲第1項又は請求の範囲第2項記載の炭化ケイ素半導体装置。

- 4. 前記第1伝導型の低濃度ベース領域(4)の不純物濃度は、前記第2伝導型の高濃度ゲート領域(31)の不純物濃度よりも低いことを特徴とする請求の範囲第1項乃至請求の範囲第3項のいずれか1項記載の炭化ケイ素半導体装置。
- 5. 前記第3の堆積膜(32)内に選択的に形成された前記第2伝導型の低濃度ゲート領域(11)において、前記ゲート絶縁膜(6)と接する部分の不純物濃度は、2×10¹⁶cm⁻³以下であることを特徴とする請求の範囲第1項乃至請求の範囲第4項のいずれか1項記載の炭化ケイ素半導体装置。
 - 6. 前記第3の堆積膜(32)内に選択的に形成された前記第1伝導型の低濃度ベース領域(4)の不純物濃度は、前記第2伝導型の高濃度ゲート領域(31)と接する部分において、4×10¹⁶cm⁻³以下であることを特徴とする請求の範囲第1項乃至請求の範囲第5項のいずれか1項記載の炭化ケイ素半導体装置。
 - 7. 前記第2伝導型の高濃度ゲート領域(31)は、第1の堆積膜 (2)上に形成された炭化ケイ素からなる第2の堆積膜(31)であ ることを特徴とする請求の範囲第1項乃至請求の範囲第6項のいずれ か1項記載の炭化ケイ素半導体装置。
 - 8. 前記第3の堆積膜(32)上に形成されたゲート絶縁膜(6)は、少なくとも前記第3の堆積膜(32)内に選択的に形成された第1伝導型の低濃度ベース領域(4)上において、他の部分より厚くなっている部分を有することを特徴とする請求の範囲第1項乃至請求の範囲第7項のいずれか1項記載の炭化ケイ素半導体装置。
 - 9. 前記第3の堆積膜(32)内に選択的に形成された第1伝導型のベース領域(4)の表面上において、ゲート電極(7)は、少なくとも一部が除かれていることを特徴とする請求の範囲第1項乃至請求

の範囲第8項のいずれか1項記載の炭化ケイ素半導体装置。

10. 前記第1伝導型の炭化ケイ素基板(1)表面の結晶学的面指数は、(11-20)面に対して平行な面であることを特徴とする請求の範囲第1項乃至請求の範囲第9項のいずれか1項記載の炭化ケイ素半導体装置。

11. 前記第1伝導型の炭化ケイ素基板(1)表面の結晶学的面指数は、(000-1)面に対して平行な面であることを特徴とする請求の範囲第1項乃至請求の範囲第10項のいずれか1項記載の炭化ケイ素半導体装置。

10 12. 前記第2伝導型の低濃度ゲート領域(11)内の前記ゲート絶縁膜(6)と接する部分には、第1伝導型の埋め込みチャネル領域(91)を有することを特徴とする請求の範囲第1項乃至請求の範囲第11項のいずれか1項記載の炭化ケイ素半導体装置。

13. 第1伝導型の高濃度炭化ケイ素基板(1)表面上に形成されている第1伝導型の低濃度炭化ケイ素からなる下部堆積膜(2)と、

前記第1伝導型の低濃度炭化ケイ素が残されている第1の領域を有するように

前記下部堆積膜 (2) 内に選択的に形成された第2伝導型の高濃度 ゲート領域 (31) と、

20 前記下部堆積膜(2)上に選択的に前記第1の領域より幅が広い第 2領域からなる第1伝導型の低濃度ベース領域(4)と、前記第1伝 導型の高濃度ソース領域(5)と、第2伝導型の低濃度ゲート領域(11)とからなる上部堆積膜(32)と、

少なくとも前記上部堆積膜 (32)の表面上に形成されたゲート絶 25 縁膜 (6)と、

前記ゲート絶縁膜(6)を介して形成されたゲート電極(7)と、前記第1伝導型の炭化ケイ素基板(1)の裏面に低抵抗接続されたドレイン電極(10)と、

前記第1伝導型の高濃度ソース領域(5)および第2伝導型の低濃

度ゲート領域(11)の一部に低抵抗接続されているソース電極(9)と、

からなることを特徴とする炭化ケイ素半導体装置。

14. 前記上部堆積膜(32)の厚さは、0. $2\mu m\sim 0$. $7\mu m$ の範囲にあり、かつ、前記上部堆積膜(32)内に選択的に形成された前記第2伝導型の低濃度ゲート領域(11)において、前記ゲート絶縁膜(6)と接する部分の不純物濃度は、 $1\times 10^{15} \text{ cm}^{-3}$ より高濃度で、 $5\times 10^{15} \text{ cm}^{-3}$ より低濃度であることを特徴とする請求の範囲第13項記載の炭化ケイ素半導体装置。

10 15. 前記第1伝導型の低濃度ベース領域(4)の不純物濃度は、前 記第2伝導型の高濃度ゲート領域(31)の不純物濃度よりも低いこ とを特徴とする請求の範囲第13項又は請求の範囲第14項記載の炭 化ケイ素半導体装置。

16.前記上部堆積膜(32)内に選択的に形成された前記第2伝導型の低濃度ゲート領域(11)において、前記ゲート絶縁膜(6)と接する部分の不純物濃度は、2×10¹⁶cm⁻³以下であることを特徴とする請求の範囲第13項乃至請求の範囲第15項のいずれか1項記載の炭化ケイ素半導体装置。

17. 前記上部堆積膜(32)は、炭化ケイ素からなることを特徴と 20 する請求の範囲第13項乃至請求の範囲第16項のいずれか1項記載 の炭化ケイ素半導体装置。

18. 前記上部堆積膜(32)上に形成されたゲート絶縁膜(6)は、少なくとも前記上部堆積膜(32)内に選択的に形成された第1伝導型の低濃度ベース領域(4)上において、他の部分より厚くなっている部分を有することを特徴とする請求の範囲第13項乃至請求の範囲第17項のいずれか1項記載の炭化ケイ素半導体装置。

19. 前記上部堆積膜(32)内に選択的に形成された第1伝導型の低濃度ペース領域(4)の表面上において、ゲート電極(7)は、少なくとも一部が除かれていることを特徴とする請求の範囲第13項乃

25

至請求の範囲第18項のいずれか1項記載の炭化ケイ素半導体装置。 20. 前記第1伝導型の炭化ケイ素基板(1)表面の結晶学的面指数 は、(11-20)面に対して平行な面であることを特徴とする請求 の範囲第13項乃至請求の範囲第19項のいずれか1項記載の炭化ケ イ素半導体装置。

21. 前記第1伝導型の炭化ケイ素基板(1)表面の結晶学的面指数は、(000-1)面に対して平行な面であることを特徴とする請求の範囲第13項乃至請求の範囲第20項のいずれか1項記載の炭化ケイ素半導体装置。

10 22 前記第2伝導型の低濃度ゲート領域(11)内の前記ゲート絶縁膜(6)と接する部分には、第1伝導型の埋め込みチャネル領域(91)を有することを特徴とする請求の範囲第13項乃至請求の範囲第21項のいずれか1項記載の炭化ケイ素半導体装置。

23. 第1伝導型の高濃度炭化ケイ素基板(1)表面上に第1伝導型の低濃度炭化ケイ素からなる第1の堆積膜(2)を形成する工程と、

前記第1の堆積膜(2)上に前記第2伝導型の高濃度領域が選択的に欠除した第1の領域を有する第2の堆積膜(31)を形成する工程と、

前記第2の堆積膜(31)上および前記第2の堆積膜(31)が選 20 択的に欠除した第1の領域に形成された第2伝導型の低濃度領域から なる第3の堆積膜(32)を形成する工程と、

前記第3の堆積膜(32)に選択的に前記第1の領域より幅を広くした第2の領域が形成されるように、前記第1伝導型の低濃度炭化ケイ素からなる第1の堆積膜(2)に接し、前記第1の領域および第2の領域に第1伝導型の低濃度ペース領域(4)を形成し、また、前記第3の堆積膜(32)に選択的に第1伝導型の高濃度炭化ケイ素からなるソース領域(5)を形成する工程と、

少なくとも前記第3の堆積膜(32)の表面上にゲート絶縁膜(6)を形成する工程と、

20

25

前記ゲート絶縁膜(6)を介してゲート電極(7)を形成する工程と、

前記第1伝導型の炭化ケイ素基板(1)の裏面に低抵抗接続される ドレイン電極(10)を形成する工程と、

5 前記第1伝導型の高濃度ソース領域(5)および第2伝導型の低濃度ゲート領域(11)の一部に低抵抗接続されるソース電極(9)を 形成する工程と、

を少なくとも有することを特徴とする炭化ケイ素半導体装置の製造 方法。

10 24. 前記第1の堆積膜(2)上に前記第2の堆積膜(31)を形成 する工程と、

前記第2の堆積膜(31)表面から前記第1の堆積膜(2)に達するトレンチ溝(41)を形成する工程と、

前記第2の堆積膜(31)および前記トレンチ溝(41)の上に第 3の堆積膜(32)を形成する工程と、

前記第3の堆積膜(32)内に前記第1伝導型の低濃度ベース領域 (4)を形成するために選択的に第1伝導型の不純物イオン注入を行 う工程と、

を有することを特徴とする請求の範囲第23項記載の炭化ケイ素半 導体装置の製造方法。

25. 第1伝導型の高濃度炭化ケイ素基板 (1) 表面上に第1伝導型の低濃度炭化ケイ素からなる下部堆積膜 (2) を形成する工程と、

前記下部堆積膜(2)中に第2伝導型の不純物領域(31)を形成する工程と、

前記第2伝導型の不純物領域(31)が形成されている下部堆積膜 (2)上に第2伝導型の低濃度ゲート領域(11)となる上部堆積膜 (32)を形成する工程と、

前記上部堆積膜 (32) に第1伝導型の高濃度ソース領域 (5) を 形成する工程と、 前記上部堆積膜(32)に前記下部堆積膜(2)に接する第1伝導型の低濃度ベース領域(4)を形成する工程と、

少なくとも前記上部堆積膜(32)の表面上にゲート絶縁膜(6)を形成する工程と、

5 前記ゲート絶縁膜(6)を介してゲート電極(7)を形成する工程と、

前記第1伝導型の炭化ケイ素基板(1)の裏面に低抵抗接続される ドレイン電極(10)を形成する工程と、

前記第1伝導型の高濃度ソース領域(5)および第2伝導型の低濃 10 度ゲート領域(11)の一部に低抵抗接続されるソース電極(9)を 形成する工程と、


を少なくとも有することを特徴とする炭化ケイ素半導体装置の製造 方法。

26. 前記低濃度炭化ケイ素からなる下部堆積膜(2)に高濃度の第 15 2伝導型の不純物イオン注入により形成し、その上に上部堆積膜(3 2)を形成する工程と、


前記上部堆積膜(32)内に前記第1伝導型の低濃度ペース領域(4)を形成するために選択的に第1伝導型の不純物イオン注入を行う工程と、


20 を有することを特徴とする請求の範囲第25項記載の炭化ケイ素半 導体装置の製造方法。


第1図





第2図

















第3図





第4図





5/17 第5図


















第6 図












第7図




第8図




第9図




第10図




第11図




第12図






14/17


第14図







15/17


第15図





n





(b)

16/17


n+-

p

第16図

n⁺


p



n

11

第17図



INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP03/12727

A. CLASSIFICATION OF SUBJECT MATTER Int.Cl ⁷ H01L29/78					
According to International Patent Classification (IPC) or to both national classification and IPC					
B. FIELDS	SEARCHED				
Minimum do	B. FIELDS SEARCHED Minimum documentation searched (classification system followed by classification symbols) Int.Cl ⁷ H01L29/78				
Jitsu Kokai	Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched Jitsuyo Shinan Koho 1922-1996 Toroku Jitsuyo Shinan Koho 1994-2003 Kokai Jitsuyo Shinan Koho 1971-2003 Jitsuyo Shinan Toroku Koho 1996-2003				
	Electronic data base consulted during the international search (name of data base and, where practicable, search terms used) .				
C. DOCU	MENTS CONSIDERED TO BE RELEVANT				
Category*	Citation of document, with indication, where app	propriate, of the relevant passages	Relevant to claim No.		
A	JP 2001-119025 A (Matsushita Co., Ltd.), 27 April, 2001 (27.04.01), Full text; all drawings (Family: none)	Electric Industrial	1-26		
A	JP 2000-150875 A (Toshiba Co: 30 May, 2000 (30.05.00), Full text; all drawings (Family: none)	rp.),	1-26		
A	JP 1-144683 A (Fuji Electric 06 June, 1989 (06.06.89), Full text; all drawings (Family: none)	Co., Ltd.),	1-26		
Further documents are listed in the continuation of Box C. See patent family annex.					
* Special categories of cited documents: "A" document defining the general state of the art which is not considered to be of particular relevance "E" earlier document but published on or after the international filing date "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified) "O" document referring to an oral disclosure, use, exhibition or other means "P" document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art document member of the same patent family Date of mailing of the international search report					
16 1	16 December, 2003 (16.12.03) 13 January, 2004 (13.01.04)				
	mailing address of the ISA/ anese Patent Office	Authorized officer			
Facsimile No.		Telephone No.			

INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP03/12727

tegory*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No	
A	JP 61-13667 A (Toshiba Corp.), 21 January, 1986 (21.01.86), Full text; all drawings (Family: none)	1-26	
	·		
	·		

国際調査報告

国際出願番号 PCT/JP03/12727

Α.	発明の属	する分野の分類	(国際特許分類(IPC))				
	Int.	с1' но:	L 2 9 / 7 8					
	·						···	
B. 調査	調査を行	った分野 小限資料 (国際	特許分類(IPC))				
W-11								
	lnt.	C1' H0	1 L 2 9 / (8					
最小			行った分野に含ま					
	日本国实	《用新案公報 ·關 里 用新案公報	1922-	1996年				
	日本国登	绿実用新案公司	1994-	2003年				•
<u> </u>								
国際	認査で使用	した電子データ	パース(データベ	ベースの名称、	調査に使用し	た用語)		į
		と認められる大	C献					関連する
	月文献の デゴリー*	引用文献名	スプー部の箇月	fが関連すると	きは、その限	連する箇所の	表示	請求の範囲の番号
1	A		01-1190					1-26
		2001	04.27,	全文,全区	(ファミ	リーなし)		
)	/ //	事业 /		1-26
	A	1 P 20	00-1508 . 05. 30,	6 / 5 A · A · A · A · A · A · A · A · A · A	(休込云社)	Rと) リーなし)		
		2000	. 00. 00,		4 (7) (, ,		
	A	JP 1-	144683	A(富士電	遠機株式会	社)		1-26
		1989	. 06. 06,	全又,全区	引(ファミ	リーなし		
		1						
I C C Mの続きにも文献が列挙されている。								
* 引用文献のカテゴリー の日の後に公表された文献 の日の後に公表された文献 の日の後に公表された文献 の日の後に公表された文献であって								
「A」特に関連のある文献ではなく、一般的技術水準を示す 「T」国際出願日又は優先日後に公表された文献であって もの 出願と矛盾するものではなく、発明の原理又は理論								
「E」国際出願日前の出願または特許であるが、国際出願日 の理解のために引用するもの								
「」、優先線主視に疑義を提起する文献又は他の文献の発行 の新規性又は進歩性がないと考えられるもの								
日若しくは他の特別な理由を確立するために引用する「Y」特に関連のある文献であって、当該文献と他の1以								
「〇」口頭による開示、使用、展示等に冒及する文献 よって進歩性がないと考えられるもの								
「P」国際出願日前で、かつ優先権の主張の基礎となる出願 「&」同一パテントファミリー文献								
国	国際調査を完了した日 国際調査報告の発送日 13.01.04					04		
16. 12. 03								
国	国際調査機関の名称及びあて先 特許庁審査官(権限のある職員) 4 L 8 4 2 7							
日本国特許庁 (ISA/JP) 小野田 誠 (印)					11			
東京都千代田区殿が関三丁目4番3号				電話番号	03-358	1-1101	内線 3462	



国際出願番号 PCT/JP03/12727

C (続き).	関連すると認められる文献	HM to 2
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
A	JP 61-13667 A (株式会社東芝) 1986.01.21,全文,全図(ファミリーなし)	1-26
	·	
	•	
	·	